This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08222633 A

(43) Date of publication of application: 30.08.96

(51) Int CI

H01L 21/768 H01L 21/318

(21) Application number: 07053391

(71) Applicant

YAMAHA CORP

(22) Date of fiting: 17.02.95

(72) Inventor.

YAMAHA TAKAHISA

HIRAIDE SEIJI

(54) SEMICONDUCTOR DEVICE


(57) Abstract

PURPOSE: To prevent the hot carrier resistance deterioration due to moisture and to reduce an interface state density in a semiconductor device having a MOS transistor.

CONSTITUTION: After a MOS transistor having a gate electrode layer G on the surface of a semiconductor substrate 10, an interlayer insulating film 14 and a shielding film 15 are sequentially formed thereon. After desired connecting holes are formed on the film 14 and 15, wiring layers 16, 17 and a wiring material layer 19 are formed. The layers 16, 17, 18 are all made of Al alloy layers having a Ti layer as the lowermost layer. After an interlayer insulating film 18 is formed to cover the layers 16, 17, 19; a wiring layer 26 is formed thereon. The film 18 includes a spin-on glass film 22, and contains moisture. The layer 19 prevents the moisture diffusion from the film 18 to the electrode layer G. The layer 15 prevents the occlusion of moisture concerned seed (H2O,

OH*, H*) to the Ti layer of the layer 19.

COPYRIGHT: (C)1996,JPC



mimosa

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-222633

(43)公開日 平成8年(1996)8月30日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
HO1L 2	21/768			H01L	21/90	J	
2	21/318				21/318	С	
						R	

審査請求 未請求 請求項の数1 FD (全 6 頁)


(21)出願番号	特顧平7-53391	(71) 出願人 000004075
		ヤマハ株式会社
(22)出顧日	平成7年(1995)2月17日	静岡県浜松市中沢町10番1号
	1,200, 2,111	(72) 発明者 山葉 隆久
		静岡県浜松市中沢町10番1号ヤマハ株式会
		· 社内
		(72)発明者 平出 誠治
		静岡県浜松市中沢町10番1号ヤマハ株式会
		社内
		(74)代理人 弁理士 伊沢 敏昭
		* ···

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】 MOS型トランジスタを有する半導体装置において、水分によるホットキャリア耐性劣化を防ぎ且つ界面準位の低減を図る。

【構成】 半導体基板10の表面にゲート電極層Gを有するMOS型トランジスタを形成した後、その上に層間絶縁膜14及び遮蔽膜15を順次に形成する。所望の接続孔を膜14,15に設けた後、配線層16,17及び配線材層19を形成する。層16,17,19は、いずれも最下層としてTi層を有するA·1合金層等から成る。層16,17,19を覆って層間絶縁膜18を形成した後、その上に配線層26を形成する。膜18は、スピン・オン・ガラス膜22等を含むもので、水分を含有する。層19は、膜18から電極層Gへの水分拡散を防ぎ、膜15は、層19のTi層に水分関連種(H,O,OH,H))が吸蔵されるのを防ぐ。



【特許請求の範囲】

【請求項1】基板と、

この基板の表面に形成されたMOS型トランジスタと、 このMOS型トランジスタを覆って前記基板の表面に形 成された第1の層間絶縁膜と、

この第1の層間絶縁膜の上に前記MOS型トランジスタ のゲート電極層を覆って形成された水分拡散防止用の配 線材層であって、最下層としてチタン層を有するもの と、

前記第1の層間絶縁膜の上に前記配線材層を覆って形成 10 され、水分を含有する第2の層間絶縁膜とを備えた半導 体装置であって、

前記第1及び第2の層間絶縁膜の接触を確保した状態で 前記第1の層間絶縁膜と前記チタン層との間に水分関連 種遮蔽膜を介在配置したことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、MOS型トランジス タを有するLSI等の半導体装置に関し、特に水分を含 有する層間絶縁膜からゲート電極層への水分拡散を配線 20 材層で阻止してホットキャリア耐性劣化を防止すると共 に配線材層の最下層としてのチタン層による水分関連種 (H, O, OH, H) の吸蔵を阻止して界面準位の 低減を可能としたものである。

[0002]

【従来の技術】従来、MOS型LSI等における層間絶 緑膜の平坦化技術としては、スピン・オン・ガラス(S OG) 等の絶縁膜を層間絶縁膜中に含ませるものが知ら れている。

【0003】図3は、この種の平坦化技術を利用したM OS型LSIの一部を示すものである。シリコンからな る半導体基板10の表面には、ゲート絶縁膜OXを介し てゲート電極層Gを形成した後、イオン注入処理等によ り低不純物濃度のN型のソース領域LS及びドレイン領 域LDを形成する。そして、電極層Gの両側にサイドス ペーサSPを形成した後、イオン注入処理等により高不 純物濃度のN.型のソース領域S及びドレイン領域Dを それぞれ領域LS及びLDに連続して形成する。

【0004】次に、基板上面には、上記のようにして形 成する。絶縁膜14としては、例えばCVD(ケミカル ・ベーパー・デポジション) 法により形成したBPSG (ボロン・リンケイ酸ガラス) 膜が用いられる。

【0005】次に、ソースコンタクト、ドレインコンタ クト等に対応する接続孔を絶縁膜14に形成した後、基 板上面に配線材層を被着してパターニングすることによ り1層目の配線層としてのソース配線層16及びドレイ ン配線層17を形成する。配線層16、17としては、 例えば図5で層16について示すように下から順にTi 層16a、TiN層16b、Al合金(例えばAl-S i-Cu) 層16c及びTiN層16dを積層したもの が用いられる。Ti層16aは、コンタクト抵抗を低減 するためのもの、TiN層16bは、バリア性を有する もの、TiN層16dは、ホトリソグラフィ処理時に光 反射を防止するためのものである。

【0006】次に、絶縁膜14の上に配線層16,17 を覆って層間絶縁膜18を形成する。絶縁膜18として は、例えばテトラ・エトキシ・シラン(TEOS)を用 いるプラズマCVD法によりシリコンオキサイド膜 2 0 を形成した後、その上に回転塗布法等によりSOG膜2 2 を平坦状に形成し、さらにその上にTEOSを用いる_ プラズマCVD法によりシリコンオキサイド膜24を形 成したものが用いられる。

【0007】この後、絶縁膜18の上に2層目の配線層 26を形成し、その上に保護膜28を形成し、水素を含 む雰囲気中で400℃程度でアニールを行なう。保護膜 28としては、例えばプラズマCVD法により形成した シリコンナイトライド膜が用いられる。

[0008]

【発明が解決しようとする課題】上記した従来技術によ ると、層間絶縁膜18が、吸湿性があり水分の多いSO G膜22等の絶縁膜を含んでいるため、絶縁膜18から ゲート電極層Gに水分が拡散し、MOS型トランジスタ のホットキャリア耐性を劣化させるという問題点があ

【0009】このような問題点に対処するため、本願の 筆頭発明者は、図4に示すような構成の半導体装置を先 に提案した(特願平6-247154号参照)。図4に 30 おいて、図3と同様の部分には同様の符号を付して詳細 な説明を省略する。

【0010】図4の装置が図3の装置と異なるのは、配 線層16,17の形成工程を流用してゲート電極層Gを 覆うようは配線材層19を絶縁膜14上に形成し対こと である。この場合、配線材層19は、例えば図5に示し たような構成を有するもので、配線層16,17のいず れか一方に連続していてもよく、あるいは配線層16. 17から分離されていてもよい。

【0011】図4の構成によると、絶縁膜18から電極 成されたMOS型トランジスタを覆って絶縁膜14を形 40 層Gへの水分拡散を配線材層19で阻止することができ るので、ホットキャリア耐性の劣化を防止することがで きる。しかしながら、最終アニール処理で界面準位を十 分に低減できないという問題点があることが判明した。 【0012】次の表1は、図3,4の各トランジスタ毎 に作成されたサンプル1~4について配線層16,17 及び配線材層19の構成並びに層間絶縁膜18の構成を 示すものである。

[0013]

【表1】

サンプ	ı .	1	2	3	4	
図3の16,17又は 図4の16,17,19		TiN/Al合金/TiN/Ti			WSi/Al合金/WSi	
		Ti = 20nm		Ti = 40nm		
図3又は 図4の18	24	TEOS	TEOS	TEOS	TEOS	
	22	SOG	SOG除去	SOG除去	SOG 除去	
	20	TEOS	TEOS	TEOS	TEOS	

ここで、 **周16**, 17, 19に関するP/Q/Rのよう な表示は、下から順にR層、Q層、P層を積層したもの であることを表わし、「Ti=」は、Ti層の厚さを、 「A ! 合金」は、A ! - S i - C u 合金をそれぞれ表わ す。また、絶縁膜18に関し、「TEOS」は、TEO Sを用いるプラズマCVD法で形成したシリコンオキサ イド膜を、「SOG」は、SOG膜を、「SOG除去」 は、SOG膜を形成した後エッチバック処理で除去した ことをそれぞれ表わす。

【0014】絶縁膜14は、厚さ750nmのBPSG*

10 * 膜上した。また、シリコンオキサイド膜20,24の厚 さは、いずれも500nmとし、50G膜22の厚さ は、500nmとした。さらに、保護膜28は、厚さ1 000mmのシリコンナイトライド膜とした。

【0015】次の表2は、表1に示した1~4の各サン プル毎にサブスレッショルドスロープを測定した結果を 示すもので、各サンプル毎の数値の単位は、m V / d e cadeである。

[0016]

【表2】

トランジスタ	サンプル					
	1	2	3	. 4		
図 3	85.6	85.9	85.9	85.7		
図 4	85.7	91.7	95.5	85.6		

サブスレッショルドスロープの変化量をASとし、界面 準位の変化量をΔDitとすると、ΔSはΔDitに比 例する (Δ<u>S∝ΔDit)。</u> 表1,2によれば、図4の 構成を有するサンプル2、3が他のサンプルに比べて界 面準位の低減が十分でないことがわかる。また、配線材 層19の最下層としてのTi層を20nmから40nm に厚くしたサンプル3では、界面準位の低減度が一層不 十分であることもわかる。

【0017】この発明の目的は、配線材層でゲート電極 層を覆うことによりホットキャリア耐性劣化を防止する ようにした半導体装置において、界面準位を十分に低減 することにある。

[0018]

【課題を解決するための手段】この発明に係る半導体装 置は、基板と、この基板の表面に形成されたMOS型ト ランジスタと、このMOS型トランジスタを覆って前記 基板の表面に形成された第1の層間絶縁膜と、この第1 の層間絶縁膜の上に前記MOS型トランジスタのゲート 電極層を覆って形成された水分拡散防止用の配線材層で あって、最下層としてチタン層を有するものと、前記第 1の層間絶縁膜の上に前記配線材層を覆って形成され、 水分を含有する第2の層間絶縁膜とを備えた半導体装置 であって、前記第1及び第2の層間絶縁膜の接触を確保 した状態で前記第1の層間絶縁膜と前記チタン層との間 に水分関連種遮蔽膜を介在配置したことを特徴とするも 50 OH H) を吸蔵してしまうTi層がある場合、こ

のである。

[0019]

【作用】前掲の表1,2によれば、WSi/Al合金/ WSi構造を採用したサンプル4では、図3又は図4の 30 いずれのトランジスタでも界面準位が低減されている。 また、絶縁膜18に含まれる水分が多い構造(SOGの ノンエッチバック構造)のサンプル1では、配線材層1 9の最下層としてTi層を用いているにもかかわらず、 図3又は図4のいずれのトランジスタでも、界面準位が 低減されている。つまり、絶縁膜18に含まれる水分が 少ない構造(SOGのエッチバック構造)のサンプル 2. 3 において、配線材層 1 9 の最下層として T i 層を 用いた場合に界面準位が十分に低減されない。

【0020】ところで、界面準位は、Si/SiO,界 面の三価Si (Si≡Si・)であり、最終アニール時 の水素がこの三価Siを(Si≡Si-OH)のように 終端して界面準位を低減するといわれている。しかし、 発明者の実験によると、最終アニールを窒素雰囲気中で 行なっても界面準位が低減された。そこで、発明者は、 絶縁膜18中の水分関連種 (H, O, OH , H) が 最終アニール中にSi/SiO,界面にまで拡散し、三 価Siを(Si≡Si-H, Si≡Si-OH) のよう に終端するものと考えている。

【0021】トランジスタ直上に水分関連種(H,O.

のトランジスタの近傍の水分関連種濃度が低下して界面 準位が低減されない(サンプル2,3)。また、Tiの 量が多いほど界面準位の低減が十分でない(サンプル 3)。一方、絶縁膜18中に水分が十分にあれば、その 水分の一部がTi層に吸蔵されても、十分な水分関連種 **濃度が確保されるので、界面準位が低減される(サンプ** ル1)。また、水分関連種を吸蔵しない層がトランジス 夕直上にあれば、水分関連種濃度が低下しないので、界 面準位が低減される(サンプル4)。

【0022】この発明の構成によれば、第1及び第2の 層間絶縁膜の接触を確保した状態で第1の層間絶縁膜と Ti層との間に水分関連種遮蔽膜を介在配置したので、 第2の層間絶縁膜から第1の層間絶縁膜へ水分関連種の 拡散が許容されると共に遮蔽膜がTi層による水分関連 種の吸蔵を阻止する。従って、ゲート電極層の近傍で は、水分関連種の濃度が低下せず、最終アニールでは、 十分に界面準位を低減することができる。

[0023]

【実施例】図1,2は、この発明の一実施例に係るMO S型LSIの一部を示すもので、図1は、図2のX-X'線に沿う断面に相当する。

【0024】例えばシリコンからなる半導体基板10の 表面には、周知の選択酸化処理によりアクティブ領域配 置孔12Aを有するフィールド絶縁膜12を形成する。 そして、配置孔12A内の半導体表面部分には、前述し たと同様にゲート絶縁膜OX、低不純物濃度のN型のソ ース領域LS及びドレイン領域LD、ゲート電極層G、 サイドスペーサSP、高不純物濃度のN・型のソース領 域S及びドレイン領域D等を形成する。一例として、ゲ ート長は 0. 5 μ m とした。

【0025】次に、基板上面には、上記のようにして形 成されたMOS型トランジスタを覆って第1の層間絶縁 膜14を形成する。絶縁膜14としては、厚さ750n mのBPSG膜をCVD法により形成した。この後、B PSG膜を緻密化するために850℃で熱処理を行なっ た。

【0026】次に、水分関連種遮蔽膜15として、厚さ 10 n mのシリコンナイトライド膜をプラズマCVD法 により形成した。この場合、プラズマCVD法の代り に、シリコンの反応性スパッタ法を用いてもよい。ま た、シリコンナイトライド膜の厚さは、後述のドライエ ッチング工程で選択的に除去することを考慮すると、5_ 0 n m以下が好ましい。

【0027】次に、ソース領域S及びドレイン領域Dに それぞれ対応する接続孔を絶縁膜14及び遮蔽膜15の 積層に形成した後、基板上面に配線材を被着し、その被 着層をホトリソグラフィ及びドライエッチング処理によ りパターニングすることによりソース配線層16、ドレ イン配線層17及び配線材層19を形成する。配線材層 19は、図2に示すようにゲート電極層Gを覆うような 50 位を十分に低減することができる。

パターンで形成する。図2の例では、配線材層19を配 線層16、17から分離して形成したが、所望により配 線材層19を配線層16又は17のいずれかに連続して 形成してもよい。配線層16、17は、それぞれソース コンタクト部SC、ドレインコンタクト部DCにてソー ス領域S, ドレイン領域Dに接続される。図示しないゲ ート配線層は、ゲートコンタクト部GCにてゲート電極 屑Gと接続される。

【0028】層16、17、19は、一例として図5の 10 構成においてTiN層 1 6 bをTiON層に置換したも のを用い、厚さは、TiN/AI-Si-Cu/TiO N/T i = 40/400/100/20 nm = 1.5 TiON層の代りにTiN層を用いてもよい。ドライエッ チングは、一例としてガス流量Cl,/BCl,=30 /30sccm、圧力10mTorrの条件で行なっ た。そして、配線材のエッチングに続くオーバーエッチ ングにより遮蔽膜15を層16,17,19に対応する パターンで選択的に除去した。これは、後述の第2の層 間絶縁膜18が絶縁膜14に接触するのを可能にするた 20 めである。

【0029】次に、基板上面に第2の層間絶縁膜18を 形成する。絶縁膜18としては、一例として厚さ500 nmのシリコンオキサイド膜20をTEOSによるプラ ズマCVD法により形成した後、その上に厚さ500n mのSOG膜22を回転塗布法等により形成し、さらに その上に厚さ500nmのシリコンオキサイド膜24を TEOSによるプラズマCVD法により形成した。この 場合、シリコンオキサイド膜24の形成前にSOG膜2 2を表面から500nmの厚さだけエッチバックして除 30 去し、その上にシリコンオキサイド膜24を形成しても よい。この結果得られる絶縁膜18は、SOG膜22を エッチバックしないものに比べて少量であるが、水分を 含んでいる。

【0030】次に、絶縁膜18に所望の接続孔を形成し てから絶縁膜18上に2層目の配線層26を形成する。 そして、絶縁膜18の上には、配線層26を覆って保護 膜28を形成する。保護膜28としては、一例として厚 さ1000nmのシリコンナイトライド膜をプラズマC VD法により形成した。

【0031】この後、最終アニール処理を行なう。この 処理は、一例としてN,及びH,を含む雰囲気中で40 0℃, 30分の条件で行なった。この結果、図1のトラ ンジスタにおいて、界面準位が十分に低減された。

【0032】上記した実施例によれば、絶縁膜18から ゲート電極層Gへの水分拡散が配線材層19で阻止され るため、ホットキャリア耐性劣化を防止することができ る。また、配線材層19の最下層としてのTi層と絶縁 膜14との間に遮蔽膜15を介在配置したので、Ti層 に水分関連種が吸蔵されるのを防ぐことができ、界面準

【0033】この発明は、上記実施例に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、遮蔽膜15としては、シリコンナイトライド等の絶縁膜に限らず、Al、Al合金、高融点金属(例えばW)又は高融点金属シリサイド(例えばWSi)等の導電膜を用いてもよい。絶縁膜は、エッチング残りが生じても導電膜のように配線間ショート等を招かないので、導電膜より使いやすい利点がある。

[0034]

【発明の効果】以上のように、この発明によれば、MOS型トランジスタのホットキャリア耐性劣化を防止すると共に界面準位の低減を可能としたので、高信頼のMOS型LSIを実現可能となる効果が得られるものである。

【図面の簡単な説明】

【図1】 この発明の一実施例に係る半導体装置を示す 基板断面図である。

【図2】 図1の装置における配線配置を示す上面図である。

【図3】 従来の半導体装置の一例を示す基板断面図である。

【図4】 従来の半導体装置の他の例を示す基板断面図である。

【図5】 従来の配線層の一例を示す断面図である。 【符号の説明】

10:半導体基板、12,14,18:絶縁膜、15: 水分関連種遮蔽膜、16,17,26:配線層、19: 配線材層、28:保護膜、S:ソース領域、D:ドレイン領域、G:ゲート電極層。

